CPU從內(nèi)存或高速緩存中獲取指令，將其放入指令寄存器，并對(duì)指令進(jìn)行解碼。它將指令分解為一系列微操作，然后發(fā)出各種控制命令來(lái)執(zhí)行微操作序列，從而完成指令的執(zhí)行。指令是計(jì)算機(jī)指定要執(zhí)行的操作的類型和操作數(shù)的基本命令。指令由一個(gè)或多個(gè)字節(jié)組成，包括操作碼字段、與操作數(shù)地址相關(guān)的一個(gè)或多個(gè)字段，以及一些表示機(jī)器狀態(tài)的狀態(tài)字和特征碼。有些指令還直接包含操作數(shù)本身

摘錄

第一個(gè)階段是提取，從內(nèi)存或緩存中檢索指令（作為值或一系列值）。存儲(chǔ)器的位置由程序計(jì)數(shù)器指定，該計(jì)數(shù)器存儲(chǔ)用于識(shí)別當(dāng)前程序位置的值。換句話說(shuō)，程序計(jì)數(shù)器記錄當(dāng)前程序中CPU的軌跡。提取指令后，程序計(jì)數(shù)器根據(jù)指令長(zhǎng)度增加存儲(chǔ)單元。指令的提取通常必須從相對(duì)較慢的內(nèi)存中找到，導(dǎo)致CPU等待指令的輸入。這個(gè)問題主要在現(xiàn)代處理器的緩存和流水線結(jié)構(gòu)中討論。

解碼

CPU根據(jù)從內(nèi)存中提取的指令確定其執(zhí)行行為。在解碼階段，指令被分解成有意義的片段。數(shù)字值根據(jù)CPU的指令集體系結(jié)構(gòu)（ISA）定義解釋為指令。一些指令值是操作碼，指示要執(zhí)行的操作。其他值通常為指令提供必要的信息，例如加法操作的操作目標(biāo)。這樣的操作目標(biāo)可以提供恒定值（即立即值）或空間地址值：由地址模式確定的寄存器或存儲(chǔ)器地址。在舊的設(shè)計(jì)中，CPU中的指令解碼部分是一個(gè)無(wú)法更改的硬件設(shè)備。

然而，在許多抽象而復(fù)雜的CPU和指令集體系結(jié)構(gòu)中，微程序通常用于幫助將指令轉(zhuǎn)換為各種形式的信號(hào)。這些微程序通常可以在完成的CPU中重寫，以便于更改解碼指令。使生效在提取和解碼階段之后，它進(jìn)入執(zhí)行階段。在此階段，它連接到各種CPU組件，這些組件可以執(zhí)行所需的操作。

例如，如果需要加法運(yùn)算，算術(shù)邏輯單元（ALU）將連接到一組輸入和一組輸出。輸入提供要添加的值，輸出將包含求和的結(jié)果。Alu包含一個(gè)電路系統(tǒng)，便于輸出完成簡(jiǎn)單的一般運(yùn)算和邏輯運(yùn)算（如加法和位運(yùn)算）。

如果加法運(yùn)算產(chǎn)生的結(jié)果對(duì)于CPU處理來(lái)說(shuō)太大，則可以在標(biāo)志寄存器中設(shè)置算術(shù)溢出標(biāo)志。回信在最后一個(gè)階段，寫回，簡(jiǎn)單地以某種格式寫回執(zhí)行階段的結(jié)果。操作結(jié)果通常寫入CPU內(nèi)部的寄存器，以便后續(xù)指令快速訪問。

在其他情況下，結(jié)果可能會(huì)寫入速度較慢、但更大、成本更低的主內(nèi)存。某些類型的指令在程序計(jì)數(shù)器上運(yùn)行，而不直接產(chǎn)生結(jié)果。這些通常被稱為“跳轉(zhuǎn)”，并將循環(huán)行為、條件執(zhí)行（通過(guò)條件跳轉(zhuǎn)）和函數(shù)引入程序。

許多指令還更改標(biāo)志寄存器的狀態(tài)位。這些標(biāo)志可用于影響程序行為，因?yàn)樗鼈兺ǔｏ@示各種操作結(jié)果。例如，使用“比較”指令判斷兩個(gè)值的大小，并根據(jù)比較結(jié)果在標(biāo)志寄存器上設(shè)置一個(gè)值。該標(biāo)志可通過(guò)后續(xù)跳轉(zhuǎn)指令確定程序趨勢(shì)。執(zhí)行指令并寫回結(jié)果后，程序計(jì)數(shù)器的值將增加，并重復(fù)整個(gè)過(guò)程。

下一個(gè)指令周期通常會(huì)提取下一條順序指令。如果跳轉(zhuǎn)指令完成，程序計(jì)數(shù)器將更改為跳轉(zhuǎn)到的指令地址，程序?qū)⒗^續(xù)正常執(zhí)行。許多復(fù)雜的CPU可以一次提取多條指令，對(duì)它們進(jìn)行解碼，并同時(shí)執(zhí)行它們。這一部分通常涉及“經(jīng)典RISC流水線”，它實(shí)際上在許多使用簡(jiǎn)單CPU（通常稱為微控制器）的電子設(shè)備中迅速普及。

基本結(jié)構(gòu)

CPU包括算術(shù)邏輯單元、寄存器單元、控制單元等。

算術(shù)邏輯單元

算術(shù)邏輯單元可以執(zhí)行定點(diǎn)或浮點(diǎn)算術(shù)運(yùn)算、移位運(yùn)算和邏輯運(yùn)算，以及地址運(yùn)算和轉(zhuǎn)換。

寄存器單元

寄存器組件，包括通用寄存器、專用寄存器和控制寄存器。通用寄存器可分為定點(diǎn)和浮點(diǎn)數(shù)。它們用于在指令中存儲(chǔ)寄存器操作數(shù)和運(yùn)算結(jié)果。通用寄存器是CPU的重要組成部分。大多數(shù)指令必須訪問通用寄存器。通用寄存器的寬度決定了計(jì)算機(jī)內(nèi)部數(shù)據(jù)路徑的寬度，端口的數(shù)量通常會(huì)影響內(nèi)部操作的并行性。特殊寄存器是執(zhí)行某些特殊操作所需的寄存器。控制寄存器通常用于指示機(jī)器的執(zhí)行狀態(tài)或維護(hù)一些指針，包括處理狀態(tài)寄存器、地址轉(zhuǎn)換目錄的基址寄存器、特權(quán)狀態(tài)寄存器、條件代碼寄存器、異常處理寄存器和錯(cuò)誤檢測(cè)寄存器。有時(shí)，CPU中有一些緩存來(lái)臨時(shí)存儲(chǔ)一些數(shù)據(jù)指令。緩存越大，CPU的運(yùn)行速度就越快。目前市場(chǎng)上中高端CPU的二級(jí)緩存約為2m，高端CPU的二級(jí)緩存約為4m。